<progress id="5hjtv"></progress>
<center id="5hjtv"></center>

      <progress id="5hjtv"></progress><meter id="5hjtv"><listing id="5hjtv"></listing></meter>

      漫談板級有源測試

      來源:一博自媒體 時間:2019-7-22 類別:微信自媒體

      作者:劉麗娟    一博科技高速先生團隊隊員

      關于測試,分板級測試和芯片測試,板級測試又分無源測試,有源測試。板級測試的目的是驗證在當前特定的這塊PCB上,板材、拓撲結構、走線長度等等都已固化的情況下,信號質量如何。芯片測試的目的是驗證這款芯片,它的各項性能最好能到什么程度、最薄弱的環節又在哪。因為芯片測試的儀器是誤碼儀,跟板級測試的手段、目的都不相同,所以今天我們先講講板級測試中的有源測試,芯片測試放到下次再講。

      上周關于測試的留言中點贊人數最多的問題是:“請講解一下測試的具體步驟、需要測試哪些參數、如何看懂波形及如何從波形上判斷信號質量?!边@個問題看似寥寥兩行,其實是個范圍非常大的問題。

      首先不同的信號有不同的測試方法:比如接口測試,那首先你得有個test fixture,將板子上的信號引到fixture上,然后用SMA cable或者probe進行測試,典型的有HDMI、USB、PCIE、網口等,如果你是板內信號測試,那你就在板上的測試點上用probe進行點測。

      其次,不同的信號需要測試的參數不同:

      有的要測skew,對間對內的skew都要測,典型就是各種顯示接口,比如HDMI;

      有的要測波形、時序,像需要參考外部時鐘采樣的信號基本都要測,比如I2C、DDR等,其中像I2C這種菊花鏈結構信號,總線上會掛多個device,每個device有自己唯一的地址代碼,所以要根據地址代碼把每個device都測到;

      有的只要測眼圖即可,內嵌時鐘信號的serdes信號都屬于這種,比如PCIE;

      有的要測板子工作時的極限情況,比如所有設備都插上同時工作時的電壓跌落、插拔動作造成的浪涌,典型的就是USB;

      有的要測試晶振出來時鐘信號的頻率及偏差,此時不能示波器測,要用頻率計測(由于頻率計的操作實在是太簡單了,就不展開講了);

      前面列舉的“有的……有的”都是針對信號,電源除了要分別測輕載、重載時的電源壓降、紋波噪聲,有時還要測power on、power off的時序。

      下面我們從設計階段簡單介紹測試的過程。

      首先在設計時要考慮到這根信號是否有測試的需求,通常這個DFT(Design For Test)檢查會放在設計基本完成時做。如果有測試需求,檢查在RX BGA端附近有沒有過孔或AC耦合電容,有就不需要再額外添加測試點,以避免引入多余的東西:一個開窗的圓形焊盤,肯定比你的走線要寬得多,這對于信號來說會額外增加一個阻抗不連續點。如果芯片直接表層出線且在芯片BGA 焊盤500mil以內都沒有“天然的”測試點,那就需要人工額外加測試點了,測試點的要求是:位置加在500mil以內,越近越好,圓形測試點的直徑越小越好,一般20mil。

      PCB做好后,板廠會用TDR做基本的阻抗測試,但板廠做的是阻抗條測試,不是你板上真正的鏈路。所以一般你會拿到一兩片光板,方便你自己做板內鏈路的阻抗測試。

      等PCBA后,板子上電正常的才會拿去做SI測試,不要問什么……沒有電哪來的信號。

      下面以一個DDR4-2400的地址信號測試為例簡單介紹測試過程:先選一臺帶寬≥6GHz的示波器,加一根單端探棒、一根差分探棒;挑選最近、最遠兩個顆粒;單端、差分探棒分別點在顆粒端的地址、時鐘信號上,如果你有芯片公司提供的tool也行,不然就得老老實實焊接進行探測了;然后調整觸發電平使信號穩定的顯示在屏幕上。

      結果發現最近的顆粒上在400mV~500mV間地址信號存在明顯的回溝。功能測試也發現DDR4信號有誤碼,甚至都不能初始化。
      作為仿真工程師,就喜歡做一下仿測擬合確認問題,萬一是因為測試點的原因呢,畢竟測試點和芯片die還有一段距離呢(就算測試點就在pin上,pin到die還有一段封裝長度),而且之前也常遇到測試點上波形不行,但是die上波形好好的情況。所以把測試數據保存成.csv格式文檔,做了一下仿測擬合,測試點上的波形和測試結果擬合上后,去看第一個顆粒所有地址信號在die上的眼圖……咦~~~確實有問題哦,絕大部分的地址信號的回勾都壓到VIH/VIL電平了。
       
      我們知道這個回溝是由于顆粒感受到的阻抗不匹配造成的,因為DDR的地址信號大多數情況下都是一拖多的結構,每一個顆粒處在鏈路的不同位置,所以多重反射后每個顆粒感受的阻抗也是不一樣的。為此,我們調整了走線以使減弱阻抗不匹配的反射程度,調整后顆粒die上所有的地址信號回溝都遠離了VIL/VIH。
      上面只是以地址信號的波形質量為例,當然還有其它參數要測,只是操作方法大同小異,就不一一列舉了,不然就會成SOP了。

      鑒于有些同學問的問題比較雜散,不太好穿插在文章里講,只好單獨給你們翻牌子了~~今天只能翻三位,不能更多啦~~

      “wifi等信號如何測試阻抗,測試走線的起點和終點分別在哪?”

      ——阻抗測試不需要分起點和終點,從哪頭測都行,哪頭有測試點就在哪頭測,但是通常情況下,像WiFi這種天線信號,只有芯片這邊是有測試點的(信號pin開窗,同時有地pin),同時像WiFi這種天線信號測試,更通用的測試不是測阻抗,而是用矢網測駐波比。
      “網絡分析儀怎么測阻抗?”

      ——網分是頻域的儀器,但時域和頻域之間可以通過傅里葉變換/逆傅里葉變換的數學運算來實現互換,所以只要在網分上安裝了TDR控件,儀器就能將頻域的S參數通過數學運算轉成時域的阻抗,并顯示在屏幕。同理如果你用時域的TDR測出了TDT,也可以顯示出S參數。

      “高速連接器如何測試?”

      ——首先你得做套fixture:公頭母頭各一塊,再加TRL校準板一塊(或者買軟件去嵌也可);然后你得有臺矢網哦~~


      上一篇:其實,我們說的夾具去嵌精度下一篇:沒有測試的人生不完美

      文章標簽

      案例分享 Cadence等長差分層疊設計串擾 串行 DDR | DDR3DFM 電阻電源Fly ByEMC反射高速板材 HDIIPC-D-356APCB設計誤區PCB設計技巧 SERDES與CDR S參數 時序射頻 拓撲和端接 微帶線 信號傳輸 Allegro 17.2 小工具 阻抗


      線路板生產

      熱門文章

      典型案例


      快乐飞艇官方网站